Widok ze szczytu RISC-V
Pojawiły się dwie zapowiedzi z IAR Systems w celu stworzenia stabilnego ekosystemu dla RISC-V. Pierwszy był z dostawcą IP, SiFive, aby współpracować przy przenoszeniu narzędzi kompilatora i debuggera do konfigurowalnego IP rdzenia procesora.
Oczekuje się, że integracja narzędzi i adresów IP będzie wspierać deweloperów w dostarczaniu produktów i zwiększaniu wdrażania otwartej, bezpłatnej architektury zestawu instrukcji (ISA).
Anders Holmberg, dyrektor ds. Strategii w IAR Systems, powiedział, że celem jest pomoc deweloperom w zwiększaniu produktywności i koncentracji na innowacjach. "SiFive jest liderem w komercyjnym rdzeniu IP RISC-V, a nasz pakiet narzędzi IAR Embedded Workbench jest najczęściej stosowanym narzędziem do budowy wbudowanych aplikacji" - powiedział. Akcent jest oparty na skalowalnym, wydajnym niestandardowym silikonie i narzędziach programistycznych, aby sprostać obciążeniom obliczeniowym.
IAR Embedded Workbench dla RISC-V będzie dostępny od połowy 2019 roku. Toolchain twierdzi, że oferuje "wiodącą jakość kodu, rozmiar i szybkość", a także zintegrowany debugger z obsługą symulatora i sprzętu do debugowania.
Firma programistyczna ogłosiła również partnerstwo z dostawcą IP procesora, Andes, do obsługi rdzeni RISC-V firmy, AndesCore N25 (F) / NX25 (F) i A25 / AX25, w IAR Embedded Workbench dla RISC-V. Pierwsza wersja będzie dostępna w połowie 2019 roku. Rozszerzenia instrukcji AndeStar V5 i możliwości dostosowania instrukcji Andes Custom Extension (ACE) będą połączone ze środowiskiem roboczym, aby zmaksymalizować szybkość kodu i zminimalizować rozmiar kodu dla rdzeni RISC-V.
Automatyzacja i obliczenia w czasie rzeczywistym
Najnowsza wersja pakietu narzędzi i nowy rdzeń EOSC-V zoptymalizowany pod kątem systemu Linux i przetwarzania w czasie rzeczywistym zostały ogłoszone przez Codasip.
Pakiet narzędzi Studio 8 umożliwia programistom napisanie wysokopoziomowego opisu procesora i automatyczną syntezę projektu (na zdjęciu).
"Ponieważ specyfikacja ISIS RISC-V ewoluuje i dodaje coraz więcej opcjonalnych rozszerzeń architektury, niezbędna jest metodologia projektowania procesorów, która pozwala zarówno na szybkie eksploracje architektoniczne, jak i na uproszczone tworzenie łatwych w implementacji RTL", zauważył Chris Jones, wiceprezes Marketing w Codasip. "Potrzebny jest język opisu procesora wysokiego poziomu zoptymalizowany pod kątem RISC-V" - dodał, wprowadzając zestaw narzędzi.
Opis procesora jest napisany w CodAL, języku opisu architektury, a następnie RTL projektu, stanowisko testowe, modele platformy wirtualnej i zestaw rozwojowy oprogramowania procesora (kompilator C / C ++, debugger, profiler) są automatycznie syntezowane. Metodologia skraca czas spędzony na utrzymywaniu kompletnego zestawu SDK (Software Development Kit) za pomocą modelu dokładnego procesu (IA) w CodAL do czasu, który w przeciwnym razie byłby wymagany do utrzymania kompletnego zestawu SDK, a jego implementacja została znacznie zmniejszona dzięki metodologii, która wykorzystuje dokładny model procesora (IA) w programie Codal do generowania SDK i dokładny model cyklu do wdrożenia.
Nowa funkcjonalność i funkcje zestawu narzędzi dla ósmej generacji obejmują obsługę debuggera LLVM i zintegrowanych środowisk programistycznych OpenOCB, Studio / CodeSpace (IDE) opartych na Eclipse Oxygen i więcej interaktywnych konsol oraz ulepszeń zestawów testowych i weryfikacji w celu obsługi zdefiniowanego przez użytkownika RISC -V rozszerzenia.
Firma wprowadziła także 64-bitowy procesor Bk7, dodając do rodziny Bk. Ma siedmiostopniowy potok z prognozą rozgałęzienia, opcjonalną jednostką zarządzania pełną pamięcią (MMU) z obsługą adresów wirtualnych dla systemów operacyjnych takich jak Linux, popularne rozszerzenia standardowe RISC-V i standardowe interfejsy zewnętrzne.
Jest to obecnie najbardziej wydajny procesor firmy, który można dostosować dla programistów do dodawania instrukcji, rejestrów lub interfejsów.
Studio 8 i procesor Bk7 będą ogólnie dostępne w Q1 2019, z natychmiastowym dostępem do wybranych klientów.
Microchip ogłosił, że dodaje do swojej ekosystemu Mi-V to, co uważa za pierwszą w branży architekturę FPGA RISC-V SoC. FPGA łączą układy FPGA Microaryiconductor PolarFire i podsystem mikroprocesorowy oparty na ISA RISC-V.
Przed szczytem Linux Foundation ogłosił współpracę z Fundacją RISC-V, aby przyspieszyć rozwój oprogramowania open source i przyjęcie ISIS RISC-V.