Wybierz swój kraj lub region.

Close
Zaloguj Zarejestrować E-mail:Info@infinity-electronic.com
0 Item(s)

Power Stamp Alliance obniża zapotrzebowanie na procesor hosta do monitorowania zasilaczy i dodaje projekt referencyjny

PowerStapAlliance-Controller-Stamp-envelope

Alliance (Artesyn Embedded Technologies, Bel Power Solutions, Flex i STMicroelectronics) stworzyło wspólną specyfikację dla kilku typów modułów przetworników 48Vdc-dc - nazwanych „znaczkami mocy” (specyfikacje tutaj) i przede wszystkim skierowane na sprzęt IT i duże instalacje przetwarzania danych z dystrybucją mocy na poziomie 48 V, na przykład lokalnie zasilające FPGA i asics.

Power-Stamp-Alliance-controllerNowy moduł „pieczęć kontrolera„Będzie używany z„ satelitarnymi znaczkami mocy ”, zdefiniowanymi wcześniej. Ma on zapewnić wszystkie sześć interfejsów użytkownika, wymagania dotyczące sterowania i napięcia zasilania nawet sześciu satelitów, „umożliwiając konwersję mocy bez żadnych wymagań nałożonych na aplikację hosta” - powiedziała organizacja. „Jest idealny do serwerów, pamięci masowych i systemów obliczeniowych, w których przestrzeń w pobliżu procesora jest ograniczona. System hosta musiałby jedynie zapewnić szynę źródłową 48 V dla sterownika i znaczków satelitarnych, eliminując potrzebę jakichkolwiek pierwotnych i wtórnych napięć polaryzacji. ”

PowerStapAlliance-Ice-Lake-VR13-boardW tym samym czasie Alliance ogłosił projekt tablicy referencyjnej dla procesorów opartych na mikroarchitekturze procesora Intel 10 nm nowej generacji - o nazwie kodowej Ice Lake.


Inne karty referencyjne są dostępne dla procesorów Intel VR13 (Skylake) oraz asics i FPGA.

Istnieje również graficzny interfejs użytkownika (GUI), z którego programiści mogą korzystać w przypadku produktów pochodzących od dowolnej firmy członkowskiej, oraz nowa tablica referencyjna dla wysokoprądowych układów ASIC i / lub układów FPGA.

Członkowie Power Stamp Alliance zgadzają się na standardowy ślad produktu i funkcje w nim zawarte, jednocześnie konkurując niezależnie poprzez zróżnicowanie topologii, obwodów i wydajności.